
T.D. 5 – Corrigé
Lecture d'une ROM


PARTIE 1 : Initialisation et commande




Indications :

- Le bouton-poussoir n'est pas pressé lors de la mise sous tension ;
- Bouton-poussoir relâché → R = 0 ;
- Bouton-poussoir pressé → R = 1 ;
- La tension de seuil est Vcc / 2 ;
- Le niveau logique *A* considéré par la porte OU est 1 lorsque la tension *U2* est supérieure à la tension de seuil et 0 lorsque la tension *U2* est inférieure à la tension de seuil.

Évolution de la tension *U1* aux bornes du condensateur à la mise sous tension :




1. Dessinez l'évolution de la tension *U2* puis celle du niveau logique *A* considéré par la porte OU.



D'après la loi des mailles :
Vcc = U1 + U2
U2 = Vcc - U1

Ce qui nous donne :



Le niveau logique *A* considéré par la porte OU :
- est à 1 lorsque la tension *U2* est supérieure à la tension de seuil Vcc / 2 ;
- est à 0 lorsque la tension *U2* est inférieure à la tension de seuil Vcc / 2.

Le régime transitoire est celui qui ne reste pas. Il disparaît de lui-même sans aucune intervention extérieure. Le niveau logique 1, considéré par la porte à la mise sous tension, est donc transitoire.

Le régime permanent (ou établi) est celui qui reste. Il ne disparaît pas de lui-même. Le niveau logique 0, qui suit le niveau logique 1, est donc permanent.

En général, le régime transitoire est le régime réservé à l'initialisation d'un circuit. Le régime permanent, quant à lui, est le régime de fonctionnement normal d'un circuit.

2. Donnez la valeur de l'entrée *S* en régime transitoire (au moment la mise sous tension) et en régime permanent (environ 10 ms après la mise sous tension).

S est la sortie de la porte OU.
- Régime transitoire : $\boldsymbol{S = 1 + IC0 = 1}$
- Régime permanent : $\boldsymbol{S = 0 + IC0 = IC0}$

3. Si *IC0* est au niveau bas à l'allumage, à quelle valeur est initialisée la sortie *IC1* ?

   Une indication précise que personne n'appuie sur le bouton-poussoir à l'allumage. On a donc $R = 0$ tant que le bouton-poussoir n'est pas pressé.

   IC1 est la sortie de la bascule RS.
   - Régime transitoire : $R = 0$ et $S = 1$ → *IC1* est à 1.
   - Régime permanent : $R = 0$ et $S = IC0 = 0$ → *IC1* reste à 1 (état mémoire).

   ***À l'allumage, la sortie IC1* est donc initialisée à 1.**

4. Une fois en régime permanent et en supposant que la bascule RS soit dans l'état mémoire, comment faire passer la sortie *IC1* à 0 quand elle est à 1 ?

   La bascule RS est dans l'état mémoire ($R = 0$ et $S = 0$) et *IC1* est à 1.

   Pour faire passer *IC1* à 0, il faut effectuer un *reset* au niveau de la bascule RS. *R* doit donc passer à 1. **Il faut pour cela appuyer sur le bouton-poussoir** :
   $R = 1$ et $S = 0 \rightarrow IC1 = 0$.

   On remarque que quand le bouton-poussoir est relâché, alors *R* repasse à 0, ce qui n'a aucune incidence sur *IC1* puisque la bascule RS revient dans l'état mémoire :
   $R = 0$ et $S = 0 \rightarrow$ *IC1* reste à 0.

5. Une fois en régime permanent et en supposant que la bascule RS soit dans l'état mémoire, comment faire passer la sortie *IC1* à 1 quand elle est à 0 ?

   La bascule RS est dans l'état mémoire ($R = 0$ et $S = 0$) et *IC1* est à 0.

   Pour faire passer *IC1* à 1, il faut effectuer un *set* au niveau de la bascule RS. *S* doit donc passer à 1. **Il faut pour cela faire passer *IC0* à 1** puisque S = *IC0* :
   $R = 0$ et $S = 1 \rightarrow IC1 = 1$.

   On remarque que si *IC0* repasse à 0, alors *S* repasse à 0 également, ce qui n'a aucune incidence sur *IC1* puisque la bascule RS revient dans l'état mémoire :
   $R = 0$ et $S = 0 \rightarrow$ *IC1* reste à 1.

PARTIE 2 : Les compteurs

On désire réaliser un compteur **C1** sur 11 bits (*Q10:0*) et un compteur **C2** sur 4 bits modulo 10 (*Q'3:0*). Pour **C1**, on dispose de plusieurs **74HCT193**. Pour **C2**, on dispose d'un **74HCT192**. On appelle respectivement *CK1* et *CK2* les entrées d'horloge de **C1** et de **C2**.

6. À l'aide de la documentation technique du **74HCT193**, déterminez combien de **74HCT193** sont nécessaires pour réaliser **C1**.

   La lecture de la documentation technique nous indique que le **74HCT193** peut être utilisé en compteur synchrone sur 4 bits. Or, notre compteur **C1** doit comporter 11 bits. **Il faut donc utiliser trois 74HCT193 pour réaliser C1.**

7. Trouvez les autres noms donnés aux entrées *C3*, *2+*, *1-* et *R*, puis donnez la fonction de chaque entrée-sortie du **74HCT193**.

   Les noms des entrées-sorties, figurant sur le symbole du **74HCT193** représenté sur le document réponse, possèdent une autre dénomination dans la documentation technique. À l'aide des numéros de broche et du tableau *Pin Description* (*cf.* page 2 de la documentation), il est facile de retrouver l'appellation utilisée dans l'ensemble de la documentation. Ainsi, on en déduit que :
   - C3 ↔ $\overline{\text{PL}}$
   - 2+ ↔ CP_U
   - 1- ↔ CP_D
   - R ↔ MR

   Fonctions des entrées-sorties du **74HCT193** :


$\overline{PL}$ (C3)	Entrée de chargement parallèle (si $\overline{PL}$ = 0 alors *Q3:0 = D3:0*)
CP_U (2+)	Entrée d'horloge du compteur
CP_D (1-)	Entrée d'horloge du décompteur
MR (R)	Remise à zéro asynchrone
D3:0	Entrées de donnée du chargement parallèle
Q3:0	Sorties (compteur, décompteur, chargement parallèle)
$\overline{TC}_U$ ($\overline{1}$CT = 15)	Retenue du compteur (front montant lors du passage de 15 à 0)
$\overline{TC}_D$ ($\overline{2}$CT = 0)	Retenue du décompteur (front montant lors passage de 0 à 15)

8. Donnez un schéma de câblage pour **C1** en supposant qu'il compte en boucle.

   Chacun des trois **74HCT193** doit être câblé en mode compteur. Pour cela, le tableau *Function Table* (*cf.* page 3 de la documentation) indique quelle valeur les entrées doivent prendre en fonction du mode de fonctionnement. Pour le compteur, il faut s'intéresser à la ligne *count up*.

   L'entrée d'horloge du premier compteur sera celle du compteur *C1*, c'est-à-dire *CK1*. L'entrée d'horloge de chacun des autres compteurs sera reliée à la retenue du compteur qui le précède : un compteur doit s'incrémenter au moment où le précédent reboucle (passage de 15 à 0).

On obtient le schéma de câblage suivant :




9. À l'aide du montage de la partie 1 et de la question précédente, remplissez en partie le document réponse afin de réaliser les conditions suivantes :
   - Les sorties de **C1** doivent être initialisées à 0 lors de la mise sous tension ;
   - **C1** doit commencer à compter après un appui sur le bouton-poussoir ;
   - **C1** doit s'arrêter de compter et garder toutes ses sorties à 0 après avoir atteint sa valeur maximale.

   Les deux premières conditions sont réalisées en reliant *IC1* à l'entrée *reset* de chaque **74HCT193**. À l'allumage, on sait que *IC1* = 1 : les sorties de **C1** seront initialisées à 0. Puis *IC1* passe à 0 uniquement après un appui sur le bouton-poussoir, ce qui désactivera le *reset* et lancera le compteur.


   Pour remplir la troisième condition, il faut réactiver le *reset* lorsque **C1** revient à 0. Pour cela, il faut faire repasser *IC1* à 1, et donc *IC0* à 1 (*cf.* partie 1). Or, la sortie du dernier **74HCT193** qui reste inutilisée (broche 7) passe à 1 lorsque les onze autres repassent à 0. Il ne reste donc plus qu'à relier cette sortie à *IC0*. Une fois le *reset* effectué, *IC0* repasse à 0, ce qui ne change rien sur *IC1* (*cf.* partie 1). Le *reset* reste donc actif, ce qui stoppe le compteur et le maintient à 0.

On obtient le schéma de câblage suivant :



10. Câblez le **74HCT192** sur le document réponse sachant que **C2** compte uniquement lorsque **C1** compte et qu'il positionne un 0 sur toutes ses sorties quand il ne compte pas. Le **74HCT192** est la version modulo 10 du **74HCT193**.

    Le **74HCT192** doit être câblé en compteur et remis à zéro en même temps que **C1** :



PARTIE 3 : Lecture de la ROM


On souhaite lire toutes les adresses successives d'une ROM de type **M2716** après un appui sur le bouton-poussoir. On utilisera pour cela le compteur **C1**.

11. En vous aidant de la documentation technique d'une **M2716**, câblez chaque entrée de la ROM sur le document réponse.

    La ROM doit fonctionner en lecture. Le tableau *Operating Modes* (page 3 de la documentation) indique les niveaux de tension à appliquer aux entrées en fonction du mode de fonctionnement. On en déduit que pour le mode lecture (ligne *Read*) :

    - $\overline{EP}$ (broche d'activation de la mémoire) = V_{IL} → **niveau logique 0** ;
    - $\overline{G}$ (broche d'activation des sorties) = V_{IL} → **niveau logique 0** ;
    - V_{PP} (broche d'alimentation du mode de programmation de la mémoire) = **Vcc**.

    Pour lire la donnée d'une case mémoire, il faut placer son adresse sur le bus d'adresse et la valeur de la donnée apparaît sur le bus de donnée. Pour lire toutes les adresses successives de la mémoire, il faut donc placer successivement toutes les adresses sur son bus d'adresse. Pour cela, les sorties du compteur **C1** seront reliées au bus d'adresse de la ROM.




PARTIE 4 : Transmission série

On désire transférer le contenu d'une ROM de type **M2716** via une liaison série RS-232.

Structure d'une trame :

- Un bit de *start* égal à 0 ;
- Huit bits de données ;
- Un bit de *stop* égal à 1 (servant aussi de bit de repos) ;
- Une vitesse de transmission de 9600 bauds.


Exemple d'une trame :
$D = 01101001_2$



La conversion parallèle-série se fera à l'aide du multiplexeur **MM74C150** (*cf.* documentation technique).

12. Que faut-il ajouter en sortie du multiplexeur ?

    Le multiplexeur proposé ici permet de recopier l'une de ses entrées (*E0* à *E15*) sur sa sortie *W*. Le numéro de l'entrée à copier est sélectionné par les quatre bits d'entrées : *A*, *B*, *C* et *D* (*A* étant le poids faible). Mais l'entrée recopiée est complémentée. Or, cette complémentation ne nous intéresse pas. Il faut donc ajouter un inverseur en sortie du multiplexeur afin de récupérer la donnée présente en entrée sans complémentation. Par exemple : si $DCBA = 0110_2$, alors $W = \overline{E6}$; l'inverseur nous permet donc de récupérer l'entrée *E6* non complémentée.



13. Combien d'entrées de donnée du multiplexeur seront utilisées ?

    Le multiplexeur sert à réaliser la conversion parallèle-série. Ainsi, en entrée (de *E0* à *E15*) du **MM74C150** doit se trouver la trame à émettre. Or, il y a dix bits à émettre : un bit de *start*, huit bits de données, et un bit de *stop*. Les dix entrées, de *E0* à *E9*, du multiplexeur serviront donc à contenir les bits à émettre. Les autres entrées, de *E10* à *E15*, resteront inutilisées.

    Tous les bits d'une trame seront émis chacun leur tour, en commençant par *E0* et en terminant par *E9*.


14. Lorsqu'il n'y a pas d'émission, les entrées *ABCD* du multiplexeur sont nulles. Câblez les entrées de donnée sur le document réponse afin d'obtenir la trame voulue.

    Dire que lorsqu'il n'y a pas d'émission, les entrées *ABCD* du multiplexeur sont nulles, revient à dire que *E0* est le bit de repos. En effet, si $ABCD = 0$, alors $\overline{E0}$ se retrouve en sortie du multiplexeur (*E0* après l'inverseur). Or, lorsqu'il n'y a pas d'émission, c'est le bit de repos qui doit être émis. *E0* est donc le bit de repos, et par la même occasion le bit de *stop* puisqu'ils sont identiques.

    Le bit qui arrive ensuite dans la trame est le bit de *start*. *E1* sera donc le bit de *start*.

    Les bits qui suivent sont les huit bits de données. *E2* à *E9* contiendront donc les bits de données à transmettre. Ce sont les bits qui sont présents sur le bus de donnée de la mémoire.


    On obtient le schéma de câblage suivant :



15. Ce sont les sorties de **C2** qui vont servir à piloter le multiplexeur. Terminez le câblage des entrées du multiplexeur.

    Il faut relier les sorties du compteur **C2** aux entrées *ABCD* du multiplexeur. Les sorties de **C2**, évoluant de 0 à 9, fourniront en sortie du multiplexeur les valeurs de *E0* à *E9*. On remarque qu'à l'allumage, les sorties de **C2** sont à 0. On aura bien *ABCD* = 0, et par conséquent, aucune émission.

    D'après la documentation technique du **MM74C150** (*cf.* page 2 de la documentation), l'entrée *STB* doit posséder un niveau logique 0 afin d'obtenir une valeur de sortie valide.



16. Quelle fréquence doit être présente sur *CK2* ?


    La vitesse de transmission est de 9600 bauds (9600 bits par seconde). La sortie du multiplexeur doit donc fournir 9600 bits par seconde. Pour cela, ses entrées *ABCD* doivent s'incrémenter à une fréquence de 9600 Hz. Or, les entrées *ABCD* sont les sorties du compteur **C2**. **La fréquence sur *CK2* doit donc être de 9600 Hz**.

L'octet de l'adresse de la ROM doit rester présent en entrée du multiplexeur durant la totalité du transfert de tous ses bits. Une fois transféré, on doit passer à l'octet suivant.

17. À quoi faut-il relier *CK1* ?

L'octet est entièrement transféré lorsque la sortie du multiplexeur passe de *E9* à *E0*. C'est-à-dire lorsque *ABCD* et la sortie de **C2** passent de 9 à 0. C'est à ce moment précis que l'octet peut changer. Or, l'octet change lorsque l'adresse de la ROM change ; cette adresse change lorsque la sortie de **C1** est incrémentée ; cette sortie est incrémentée lorsqu'un front montant se présente sur *CK1*.

Pour résumer : il faut obtenir un front montant sur *CK1* lorsque la sortie du compteur **C2** passe de 9 à 0. Or, la retenue de **C2** fournit ce front montant : il faut donc relier *CK1* à la retenue du compteur **C2**.



18. Combien de temps durera le transfert de toute la mémoire ?

    Le temps de transfert de toute la mémoire est le temps de transfert d'un bit multiplié par le nombre total de bits transférés.

    Le temps de transfert d'un bit est la période de la fréquence de transmission : c'est-à-dire l'inverse de 9600 Hz.


    La mémoire dispose d'un bus d'adresse de 11 fils : elle possède 2^{11} octets. Pour chaque octet émis, il faut ajouter un bit de *start* et un bit de *stop*. Le nombre de bits émis est donc de $2^{11} \times (8 + 2)$.


    Le temps de transfert est alors de : $(1 / 9600) \times 2^{11} \times (8 + 2) \approx$ **2,13 secondes**.

Afin d'économiser le nombre de composants, toutes les portes et les bascules de ce montage seront réalisées à l'aide de portes NON-OU.

19. Donnez le nouveau schéma de câblage.

    En général, un inverseur est contenu dans un composant électronique qui contient plusieurs inverseurs. Il en est de même pour les bascules et les autres portes logiques. Ainsi, plutôt que d'acheter, dans notre cas, trois boîtiers différents contenant respectivement des inverseurs, des bascules et des portes OU, il est possible de n'acheter qu'un seul boîtier, contenant uniquement des portes NON-OU, et ainsi de faire des économies. Il suffit pour cela de remplacer chacun de ces composants par leur équivalent en portes NON-OU.




Vcc
U1
U2
R
Q
S
A
IC1
IC0
CK1
74193
C3
2+
1-
R
3D
2CT=0
1CT=15
2716
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
EP
G
Vpp
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
74150
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
STB
A B C D
W
CK2 (9600 Hz)
74192
1CT=9

Presettable synchronous 4-bit binary up/down counter

74HC/HCT193

FEATURES

- Synchronous reversible 4-bit binary counting
- Asynchronous parallel load
- Asynchronous reset
- Expandable without external logic
- Output capability: standard
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT193 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT193 are 4-bit synchronous binary up/down counters. Separate up/down clocks, CP_U and CP_D respectively, simplify operation. The outputs change state synchronously with the LOW-to-HIGH transition of either clock input. If the CP_U clock is pulsed while CP_D is held HIGH, the device will count up. If the CP_D clock is pulsed while CP_U is held HIGH, the device will count down. Only one clock input can be held HIGH at any time, or erroneous operation will result. The device can be cleared at any time by the asynchronous master reset input (MR); it may also be loaded in parallel by activating the asynchronous parallel load input ($\overline{PL}$).

The “193” contains four master-slave JK flip-flops with the necessary steering logic to provide the asynchronous reset, load, and synchronous count up and count down functions.

Each flip-flop contains JK feedback from slave to master, such that a LOW-to-HIGH transition on the CP_D input will decrease the count by one, while a similar transition on the CP_U input will advance the count by one.

One clock should be held HIGH while counting with the other, otherwise the circuit will either count by two’s or not at all, depending on the state of the first flip-flop, which cannot toggle as long as either clock input is LOW. Applications requiring reversible operation must make the reversing decision while the activating clock is HIGH to avoid erroneous counts.

The terminal count up ($\overline{TC}_U$) and terminal count down ($\overline{TC}_D$) outputs are normally HIGH. When the circuit has reached the maximum count state of 15, the next HIGH-to-LOW transition of CP_U will cause $\overline{TC}_U$ to go LOW.

$\overline{TC}_U$ will stay LOW until CP_U goes HIGH again, duplicating the count up clock.

Likewise, the $\overline{TC}_D$ output will go LOW when the circuit is in the zero state and the CP_D goes LOW. The terminal count outputs can be used as the clock input signals to the next higher order circuit in a multistage counter, since they duplicate the clock waveforms. Multistage counters will not be fully synchronous, since there is a slight delay time difference added for each stage that is added.

The counter may be preset by the asynchronous parallel load capability of the circuit. Information present on the parallel data inputs (D_0 to D_3) is loaded into the counter and appears on the outputs (Q_0 to Q_3) regardless of the conditions of the clock inputs when the parallel load ($\overline{PL}$) input is LOW. A HIGH level on the master reset (MR) input will disable the parallel load gates, override both clock inputs and set all outputs (Q_0 to Q_3) LOW. If one of the clock inputs is LOW during and after a reset or load operation, the next LOW-to-HIGH transition of that clock will be interpreted as a legitimate signal and will be counted.

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
3, 2, 6, 7	Q_0 to Q_3	flip-flop outputs
4	CP_D	count down clock input(1)
5	CP_U	count up clock input(1)
8	GND	ground (0 V)
11	$\overline{PL}$	asynchronous parallel load input (active LOW)
12	$\overline{TC}_U$	terminal count up (carry) output (active LOW)
13	$\overline{TC}_D$	terminal count down (borrow) output (active LOW)
14	MR	asynchronous master reset input (active HIGH)
15, 1, 10, 9	D_0 to D_3	data inputs
16	V_{CC}	positive supply voltage

Note

1. LOW-to-HIGH, edge triggered




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.

FUNCTION TABLE

OPERATING MODE	INPUTS								OUTPUTS					
	MR	$\overline{PL}$	CP_U	CP_D	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3	$\overline{TC}_U$	$\overline{TC}_D$
reset (clear)	H H	X X	X X	L H	X X	X X	X X	X X	L L	L L	L L	L L	H H	L H
parallel load	L L L L	L L L L	X X L H	L H X X	L L H H	L L H H	L L H H	L L H H	L L H H	L L H H	L L H H	L L H H	H H L H	L H H H
count up	L	H	↑	H	X	X	X	X	count up				$H^{(2)}$	H
count down	L	H	H	↑	X	X	X	X	count down				H	$H^{(3)}$

Notes

1. H = HIGH voltage level
   L = LOW voltage level
   X = don't care
   ↑ = LOW-to-HIGH clock transition
2. $\overline{TC}_U = CP_U$ at terminal count up (HHHH)
3. $\overline{TC}_D = CP_D$ at terminal count down (LLLL)




Fig.4 Functional diagram.

(1) Clear overrides load, data and count inputs.

(2) When counting up the count down clock input (CP_D) must be HIGH, when counting down the count up clock input (CP_U) must be HIGH.

Sequence

Clear (reset outputs to zero);

load (preset) to binary thirteen;

count up to fourteen, fifteen, terminal count up, zero, one and two;

count down to one, zero, terminal count down, fifteen,




Fig.5 Typical clear, load and count sequence.




Fig.6 Logic diagram.

FAIRCHILD SEMICONDUCTOR™

October 1987
Revised May 2002

MM74C150 • MM82C19
16-Line to 1-Line Multiplexer 3-STATE • 16-Line to 1-Line Multiplexer

General Description

The MM74C150 and MM82C19 multiplex 16 digital lines to 1 output. A 4-bit address code determines the particular 1-of-16 inputs which is routed to the output. The data is inverted from input to output.

A strobe override places the output of MM74C150 in the logical “1” state and the output of MM82C19 in the high-impedance state.

All inputs are protected from damage due to static discharge by diode clamps to V_{CC} and GND.


Features

- Wide supply voltage range: 3.0V to 15V
- Guaranteed noise margin: 1.0V
- High noise immunity: 0.45 V_{CC} (typ.)
- TTL compatibility: Drive 1 TTL Load

Ordering Code:

Order Number	Package Number	Package Description
MM74C150N	N24A	24-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-010, 0.600" Wide
MM82C19N	N24A	24-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-010, 0.600" Wide

Connection Diagram



© 2002 Fairchild Semiconductor Corporation DS005891

Truth Table

MM74C150

Inputs																				Output
D	C	B	A	STROBE	E0	E1	E2	E3	E4	E5	E6	E7	E8	E9	E10	E11	E12	E13	E14	E15	W
X	X	X	X	1	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1 (Note 1)
0	0	0	0	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1
0	0	0	0	0	1	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0
0	0	0	1	0	X	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1
0	0	0	1	0	X	1	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0
0	0	1	0	0	X	X	0	X	X	X	X	X	X	X	X	X	X	X	X	X	1
0	0	1	0	0	X	X	1	X	X	X	X	X	X	X	X	X	X	X	X	X	0
0	0	1	1	0	X	X	X	0	X	X	X	X	X	X	X	X	X	X	X	X	1
0	0	1	1	0	X	X	X	1	X	X	X	X	X	X	X	X	X	X	X	X	0
0	1	0	0	0	X	X	X	X	0	X	X	X	X	X	X	X	X	X	X	X	1
0	1	0	0	0	X	X	X	X	1	X	X	X	X	X	X	X	X	X	X	X	0
0	1	0	1	0	X	X	X	X	X	0	X	X	X	X	X	X	X	X	X	X	1
0	1	0	1	0	X	X	X	X	X	1	X	X	X	X	X	X	X	X	X	X	0
0	1	1	0	0	X	X	X	X	X	X	0	X	X	X	X	X	X	X	X	X	1
0	1	1	0	0	X	X	X	X	X	X	1	X	X	X	X	X	X	X	X	X	0
0	1	1	1	0	X	X	X	X	X	X	X	0	X	X	X	X	X	X	X	X	1
0	1	1	1	0	X	X	X	X	X	X	X	1	X	X	X	X	X	X	X	X	0
1	0	0	0	0	X	X	X	X	X	X	X	X	0	X	X	X	X	X	X	X	1
1	0	0	0	0	X	X	X	X	X	X	X	X	1	X	X	X	X	X	X	X	0
1	0	0	1	0	X	X	X	X	X	X	X	X	X	0	X	X	X	X	X	X	1
1	0	0	1	0	X	X	X	X	X	X	X	X	X	1	X	X	X	X	X	X	0
1	0	1	0	0	X	X	X	X	X	X	X	X	X	X	0	X	X	X	X	X	1
1	0	1	0	0	X	X	X	X	X	X	X	X	X	X	1	X	X	X	X	X	0
1	0	1	1	0	X	X	X	X	X	X	X	X	X	X	X	0	X	X	X	X	1
1	0	1	1	0	X	X	X	X	X	X	X	X	X	X	X	1	X	X	X	X	0
1	1	0	0	0	X	X	X	X	X	X	X	X	X	X	X	X	0	X	X	X	1
1	1	0	0	0	X	X	X	X	X	X	X	X	X	X	X	X	1	X	X	X	0
1	1	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	0	X	X	1
1	1	0	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	1	X	X	0
1	1	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0	X	1
1	1	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1	X	0
1	1	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0	1
1	1	1	1	0	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1	0


Note 1: For MM72C19/MM82C19 this would be Hi-Z, everything else is the same.

SGS-THOMSON MICROELECTRONICS

M2716


NMOS 16K (2K x 8) UV EPROM

- 2048 x 8 ORGANIZATION
- 525mW Max ACTIVE POWER, 132mW Max STANDBY POWER
- ACCESS TIME:
  - M2716-1 is 350ns
  - M2716 is 450ns
- SINGLE 5V SUPPLY VOLTAGE
- STATIC-NO CLOCKS REQUIRED
- INPUTS and OUTPUTS TTL COMPATIBLE DURING BOTH READ and PROGRAM MODES
- THREE-STATE OUTPUT with TIED-OR-CAPABILITY
- EXTENDED TEMPERATURE RANGE
- PROGRAMMING VOLTAGE: 25V



FDIP24W (F)

Figure 1. Logic Diagram



DESCRIPTION

The M2716 is a 16,384 bit UV erasable and electrically programmable memory EPROM, ideally suited for applications where fast turn around and pattern experimentation are important requirements.

The M2716 is housed in a 24 pin Window Ceramic Frit-Seal Dual-in-Line package. The transparent lid allows the user to expose the chip to ultraviolet light to erase the bit pattern. A new pattern can then be written to the device by following the programming procedure.

Table 1. Signal Names


A0 - A10	Address Inputs
Q0 - Q7	Data Outputs
$\overline{E}P$	Chip Enable / Program
$\overline{G}$	Output Enable
V_{PP}	Program Supply
V_{CC}	Supply Voltage
V_{SS}	Ground

Table 2. Absolute Maximum Ratings

Symbol	Parameter		Value	Unit
T_A	Ambient Operating Temperature	grade 1 grade 6	0 to 70 –40 to 85	°C
T_{BIAS}	Temperature Under Bias	grade 1 grade 6	–10 to 80 –50 to 95	°C
T_{STG}	Storage Temperature		–65 to 125	°C
V_{CC}	Supply Voltage		–0.3 to 6	V
V_{IO}	Input or Output Voltages		–0.3 to 6	V
V_{PP}	Program Supply		–0.3 to 26.5	V
P_D	Power Dissipation		1.5	W

Note: Except for the rating "Operating Temperature Range", stresses above those listed in the Table "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and operation of the device at these or any other conditions above those indicated in the Operating sections of this specification is not implied. Exposure to Absolute Maximum Rating conditions for extended periods may affect device reliability. Refer also to the SGS-THOMSON SURE Program and other relevant quality documents.

Figure 2. DIP Pin Connections



DEVICE OPERATION

The M2716 has 3 modes of operation in the normal system environment. These are shown in Table 3.

Read Mode. The M2716 read operation requires that $\overline{G}$ = V_{IL}, $\overline{EP}$ = V_{IL} and that addresses A0-A10 have been stabilized. Valid data will appear on the output pins after time t_{AVQV}, t_{GLQV} or t_{ELQV} (see Switching Time Waveforms) depending on which is limiting.

Deselect Mode. The M2716 is deselected by making $\overline{G}$ = V_{IH}. This mode is independent of $\overline{EP}$ and the condition of the addresses. The outputs are Hi-Z when $\overline{G}$ = V_{IH}. This allows tied-OR of 2 or more M2716's for memory expansion.

Standby Mode (Power Down). The M2716 may be powered down to the standby mode by making $\overline{EP}$ = V_{IH}. This is independent of $\overline{G}$ and automatically puts the outputs in the Hi-Z state. The power is reduced to 25% (132 mW max) of the normal operating power. V_{CC} and V_{PP} must be maintained at 5V. Access time at power up remains either t_{AVQV} or t_{ELQV} (see Switching Time Waveforms).

Programming

The M2716 is shipped from SGS-THOMSON completely erased. All bits will be at "1" level (output high) in this initial state and after any full erasure. Table 3 shows the 3 programming modes.

Program Mode. The M2716 is programmed by introducing "0"s into the desired locations. This is done 8 bits (a byte) at a time. Any individual address, sequential addresses, or addresses chosen at random may be programmed. Any or all of the 8 bits associated with an address location may be programmed with a single program pulse applied to the $\overline{EP}$ pin. All input voltage levels including the program pulse on chip enable are TTL compatible.

The programming sequence is: with V_{PP} = 25V, V_{CC} = 5V, $\overline{G}$ = V_{IH} and $\overline{EP}$ = V_{IL}, an address is selected and the desired data word is applied to the output pins (V_{IL} = "0" and V_{IH} = "1" for both address and data). After the address and data signals are stable the program pin is pulsed from V_{IL} to V_{IH} with a

DEVICE OPERATION (cont'd)

pulse width between 45ms and 55ms. Multiple pulses are not needed but will not cause device damage. No pins should be left open. A high level (V_{IH} or higher) must not be maintained longer than t_{PHPL} (max) on the program pin during programming. M2716's may be programmed in parallel in this mode.

Program Verify Mode. The programming of the M2716 may be verified either one byte at a time during the programming (as shown in Figure 6) or by reading all of the bytes out at the end of the programming sequence. This can be done with V_{PP} = 25V or 5V in either case. V_{PP} must be at 5V for all operating modes and can be maintained at 25V for all programming modes.

Program Inhibit Mode. The program inhibit mode allows several M2716's to be programmed simultaneously with different data for each one by controlling which ones receive the program pulse. All similar inputs of the M2716 may be paralleled. Pulsing the program pin (from V_{IL} to V_{IH}) will program a unit while inhibiting the program pulse to a unit will keep it from being programmed and keeping $\overline{G}$ = V_{IH} will put its outputs in the Hi-Z state.

ERASURE OPERATION

The M2716 is erased by exposure to high intensity ultraviolet light through the transparent window. This exposure discharges the floating gate to its initial state through induced photo current. It is recommended that the M2716 be kept out of direct sunlight. The UV content of sunlight may cause a partial erasure of some bits in a relatively short period of time.

An ultraviolet source of 2537 Å yielding a total integrated dosage of 15 watt-seconds/cm^2 power rating is used. The M2716 to be erased should be placed 1 inch away from the lamp and no filters should be used.

An erasure system should be calibrated periodically. The erasure time is increased by the square of the distance (if the distance is doubled the erasure time goes up by a factor of 4). Lamps lose intensity as they age, it is therefore important to periodically check that the UV system is in good order.

This will ensure that the EPROMs are being completely erased. Incomplete erasure will cause symptoms that can be misleading. Programmers, components, and system designs have been erroneously suspected when incomplete erasure was the basic problem.

Table 3. Operating Modes

Mode	$\overline{EP}$	$\overline{G}$	V_{PP}	Q0 - Q7
Read	V_{IL}	V_{IL}	V_{CC}	Data Out
Program	V_{IH} Pulse	V_{IH}	V_{PP}	Data In
Verify	V_{IL}	V_{IL}	V_{PP} or V_{CC}	Data Out
Program Inhibit	V_{IL}	V_{IH}	V_{PP}	Hi-Z
Deselect	X	V_{IH}	V_{CC}	Hi-Z
Standby	V_{IH}	X	V_{CC}	Hi-Z

Note: X = V_{IH} or V_{IL}.